National Tsing Hua University Institutional Repository:PLS: A scheduler for pipeline synthesis
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 54367/62174 (87%)
造访人次 : 14097758      在线人数 : 52
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTHU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://nthur.lib.nthu.edu.tw/dspace/handle/987654321/12839


    题名: PLS: A scheduler for pipeline synthesis
    作者: Hwang,Cheng-Tsung
    Hsu,Yu-Chin
    Lin,Youn-Long
    日期: 1993
    出版者: Institute of Electrical and Electronics Engineers Inc
    关键词: Pipeline processing systems
    Optimization
    Scheduling
    Algorithms
    Digital signal processing
    摘要: Pipelining is an effective method to optimize the execution of a loop, especially for digital signal processing (DSP) applications where data enter a circuit regularly. Although throughout and delay are two important optimization criteria, previous work emphasizes mainly on the throughout. We show that the delay time of executing an iteration of a loop has a strong relationship with the cost of the registers and the controller. We iteratively use a forward scheduling and a backward scheduling to achieve this purpose.
    相関连結: http://webservices.ieee.org/pindex_basic.html
    URI: http://nthur.lib.nthu.edu.tw/handle/987654321/12839
    显示于类别:[資訊工程學系] 期刊論文
    [積體電路設計技術研發中心] 期刊論文
    [清大/工研院聯合研究中心] 期刊論文

    文件中的档案:

    档案 描述 大小格式浏览次数
    2030207010004.pdf875KbAdobe PDF1159检视/开启


    在NTHUR中所有的資料項目都受到原著作權保護,僅提供學術研究及教育使用,敬請尊重著作權人之權益。若須利用於商業或營利,請先取得著作權人授權。
    若發現本網站收錄之內容有侵害著作權人權益之情事,請權利人通知本網站管理者(smluo@lib.nthu.edu.tw),管理者將立即採取移除該內容等補救措施。

    SFX Query

    與系統管理員聯絡

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈