

行政院國家科學委員會專題研究計畫 期中進度報告

整合型高效能主動式金氧半影像感測器之開發與設計(1/3)

計畫類別：個別型計畫

計畫編號：NSC91-2215-E-007-022-

執行期間：91年08月01日至92年07月31日

執行單位：國立清華大學電子工程研究所

計畫主持人：金雅琴

報告類型：精簡報告

處理方式：本計畫可公開查詢

中 華 民 國 92 年 5 月 19 日

整合型高效能主動式金氧半  
影像感測器之開發與設計  
第一年報告

計劃編號：91-2215-E-007-022

主持人：金雅琴

清華大學電機系

一、中文摘要

好的影像感測器要具備有高動態範圍、低暗電流、低功率消耗及快速的讀取速度。而目前最常被使用的電荷耦合元件雖然有高動態範圍及低暗電流。但由於它的製程特殊，所以價格昂貴，且需要高電壓操作，因此功率消耗很高。互補式金氧半影像感測器，近年來在低價位的許多影像感測應用上已經成為電荷耦合元件的替代品。它具有高量子效率、低功率消耗、低成本以及隨機存取等優點。由於互補式金氧半影像感測器與現今最成熟的互補式金氧半技術製程相容，隨著互補式金氧半製程技術演進將，不僅可以降低影像感測器的製作成本、像素尺寸及消耗功率，並且藉由系統整合達到單一整合晶片的理想。然而在互補式金氧半製程技術演進的同時，影像感測器的一些其他特性反而急劇的降低，特別是暗電流、雜訊的上升、靈敏度的降低、動態範圍的縮小。改善互補式金氧半影像感測器以上的缺點將是目前最迫切的要解決的問題。

本計畫將利用現有的金氧半電晶體製程技術，在不改變製程技術及程序下，針對互補式金氧半影像感測器的弱點來進行改良。一方面藉由對於感光二極體之漏電流及其界面的研究，設計新的界面結構以降低元件的暗電流。並開發新的感測結構及電路操作以提高感測器的靈敏度；另一方面則是要利用新的主動式金氧半影像感測元電路的方式來提高元件的動態範圍。以期提互補

式金氧半影像感測器的特性，並可逐漸取代電荷耦合元件在高階影像上的應用。

二、英文摘要

High quality image sensors should be equipped with high dynamic range、low dark current、low power consumption and high read speed. Although Charge-Couple Device (CCD) can provide high dynamic range and low dark current, the manufacturing cost and power consumption are higher than CMOS active pixel sensor due to its special fabrication process and high operation voltage.

Recently, because of the high quantum efficiency、low power consumption、low cost、random access ability and compatibility with CMOS process characteristics, CMOS Active Pixel Sensor (APS) has become the substitute of CCD in many low-price consumer imaging products. It is expected that the manufacturing cost of pixel size、power consumption will be reduced substantially as the IC process technology progresses,. As the performance of CMOS APS is improved, it is believed that its can be employed in various high-quality imaging applications. The biggest challenge in high quality CMOS image sensor development is the high dark current level of CMOS imager cell compared to that of charge couple device (CCD). Photodiode in CMOS

image sensor suffers large junction leakage current inherited from the CMOS process optimized for the periphery circuits. This problem is exacerbated by scaled VLSI process with higher doping level and shallower junctions. To minimize the dark current in photodiode cells, we propose several cell layout modifications to alleviate the dark current enhancement in scaled CMOS technology. Another pressing problem for CMOS APS in fabricated by scaled CMOS technology is the scaling of the supply voltage results in drastic reduction of the sensor dynamic range.

In this project, we address the shortcomings of the CMOS APS and improve its performance with the available process. New device structure of the sensor pixel is developed to decrease dark current and improve sensitivity. In addition, the circuit or system modification is used to enhance dynamic range.

### 三、研究成果

此計畫主要重點在於設計和製作出高性能的影像感測器，使之具有高的動態範圍及低的暗電流，並朝完成一個完整影像感測器的目標努力。而第一年的研究重點為：

- (一) 利用電腦模擬研究探討出暗電流的主要形成原因。
- (二) 開發出降低暗電流的感測器結構，並經由電腦模擬驗證。

以下依序介紹各個項目的研究成果：

#### (I) 降低按電流之新佈局方法

從之前已經發表的文獻可以得知暗電流主要的成因是由於場氧化層 (Field Oxide) 的表面缺陷所引起的。因此如果將照光區與氧化層隔離，則理論上可以大幅的降低按電流。圖一(a)

為傳統 3T/pixel 的佈局圖上視圖，(b) 則為沿著 AA' 的橫切面圖。而圖二(a) 則為我們所提出的新的 3T/cell 的佈局圖，主要是利用重置電晶體(reset transistor)的閘極來隔離照光區與氧化層，同樣的圖二(b)也是沿著 AA' 的橫切面圖。比較圖一(b)與圖二(b)可以很明顯的看出利用新的佈局方法，則照光區是和場氧化層隔離的。因此這樣新的佈局方法有比較低的按電流是可以被預期的。此外，如果這樣新的佈局方法作最佳化設計，則 Fill Factor 可以增加 10 % 左右，這是此新佈局法的另一優點，如圖三所示。圖四為新佈局方法的 test-key 量測結果。所用的製程為 TSMC 的 0.35 $\mu$ m 標準邏輯製程。由量測結果發現，新佈局方法的暗電流 (<20mV/sec) 遠比傳統的佈局方法小 (200~400mV/sec)，且這樣小的暗電流幾乎可以和 CCD 媲美。

雖然新的佈局方法有低暗電流的優點，但是還是有其缺點存在。缺點主要有兩點：

1. 新的佈局方法其重置電晶體的有效寬度遠大於傳統的佈局方法，導致重置電壓訊號耦合 (coupling) 到光二極體的能力要比傳統的佈局方法要大，因此當重置訊號由 High 變 Low 時，會將光二極體重置完後的電壓降低，所以輸出範圍要比傳統佈局方法要來的低許多(約 0.3~0.4V)，這對於元件的縮小是非常不利的。而這一點可以由圖五的量測圖得到證明。

2. 由圖三可以清楚看出新的佈局方法相鄰個像素(pixel)重置電晶體的閘極是共用的，因此當有一像素因為照光所收集的電荷太多時，有可能因暈染效應(blooming effect)而跑到鄰近的像素。這一點可以由圖六的模擬結果得到證明，當照光達到一定強度時，即使相鄰的兩像素沒有光的照射，但是由於 blooming effect，仍可在這兩個像素中偵測到光的訊號。

## (II) 改良後之新佈局方法

雖然新的佈局法可以得到非常小的暗電流，但是仍然有其缺點純在，因此為了避免 blooming effect 的發生，便對此新佈局法做改良，其改良後佈局圖如圖七所示。和先前的佈局法比較可得知，這邊的重置環(reset\_ring 或稱為 poly\_ring))僅僅是為了隔離照光區與 Field Oxide 區域，而沒有用來當重置電晶體的閘極，因此預期 blooming effect 可以被有效的抑制，其模擬結果如圖八所示。


改良後的新佈局方法，除了可以維持原來低暗電流的特性外，還可以有效抑制 blooming effect，除此之外，這個方法還有一個額外的優點。圖九為改良後新佈局方法的等校電路圖。其中此時用來隔離照光區與 Field Oxide 的 poly\_ring 可以加偏壓，觀察不同的偏壓下，整個電路的特性會有和變化。圖十為 TSMC 0.25 $\mu$ m 標準邏輯製程的 test\_key 量測圖，圖中可以觀察到改良的新佈局法其照光輸出曲線會被分成兩個區域，且當 poly\_ring 的偏壓加越大時，第二個區域會越早出現。這主要原因是由於當在 poly\_ring 加偏壓時，當光二極體的電壓因照光而下降時，會使得  $M_{bias}$  這顆電晶體導通，此時整個光二極體的等校電容為  $C_{D1}+C_{D2}$ ，因此靈敏度在這顆電晶體導通時會比較小。也就是因為有了這個特性，改良後的新佈局法其動態範圍也可以有效的被增加。

## 四、結論


計劃的第一年在大家的努力下，開發出超低暗電流的 cell，且此新的 cell 在改良後不僅僅具有低暗電流，且可以有效抑制 blooming effect，而動態範圍還可以被提昇。

## 五、參考文獻

- [1] E. R. Fossum, "CMOS image sensors: Electronic camera-on-a-chip," in *IEEE IEDM Tech. Dig.*, 1995, pp. 17-25.
- [2] B. Ackland and A. Dickinson, "Camera-on-a-chip", in 1996 *ISSCD Tech. Papers*, 1996, pp.22-25.
- [3] S. K. Mendis, S. E. Kemeny, R. C. Gee, B. Pain, Q. Kim, and E. R. Fossum, "CMOS active pixel image sensors for highly integrated imaging systems", *IEEE J. Solid-State Circuits*, Vol. 32, pp. 187-197, Feb. 1997.




(a)




(b)

圖一





(a)




(b)


圖二




圖三




圖五




圖七




圖四



圖六



圖八



圖九

圖十